DERWENT-ACC-NO:

1988-107563

DERWENT-WEEK:

198816

COPYRIGHT 2005 DERWENT INFORMATION LTD

TITLE:

Three-dimensional integrated circuit device - has N-type

semiconductor layer including wiring layers, and P-type IC on N-type layer through insulator NoAbstract Dwg 2/2

PATENT-ASSIGNEE: MITSUBISHI DENKI KK[MITQ]

PRIORITY-DATA: 1986JP-0199731 (August 25, 1986)

PATENT-FAMILY:

PUB-NO

PUB-DATE

LANGUAGE

PAGES

MAIN-

IPC

JP 63054763 A

March 9, 1988

N/A

011

N/A

APPLICATION-DATA:

PUB-NO

APPL-DESCRIPTOR

APPL-NO

APPL-DATE

JP 63054763A

N/A

1986JP-0199731

August 25, 1986

INT-CL (IPC): H01L021/90, H01L027/08, H01L029/78

ABSTRACTED-PUB-NO:

EQUIVALENT-ABSTRACTS:

DERWENT-CLASS: U11 U13

EPI-CODES: U11-D03C3; U13-D02; U13-D02A; U13-D05;

6/23/05, EAST Version: 2.0.1.4

⑩ 日本国特許庁(JP)

⑩特許出願公開

⑩ 公開特許公報(A) 昭63-54763

<pre>⑤Int Cl </pre>	•	識別記号	庁内整理番号		❸公開	昭和63年(198	8)3月9日
H 01 L	27/08 21/90 27/00 29/78	3 2 1 3 0 1 3 1 1	7735-5F B-6708-5F C-8122-5F C-8422-5F	寄査請求	未請求	発明の数 1	(全4頁)

公発明の名称 半導体装置

②特 願 昭61-199731

29出 願 昭61(1986)8月25日

⑫発 明 者 町 田 浩 久 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

⑩発 明 者 安 藤 秀 樹 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

⑪出 願 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

20代 理 人 弁理士 大岩 增雄 外2名

u a a

発明の名称
半導体装置

2. 特許請求の範囲

8. 発明の詳細な説明

〔産業上の利用分野〕

この発明は、横暦型半導体装置に関し、特に 相補型 M O S 集積回路における架子の構成方法 とその配線方法に関するものである。

〔従来の技術〕

第3図は、従来の投層型半導体装置の断面図を示したものである。図において川は第1の相補型MのB線接回路間(以下第1層と称す。)であり、絶線層(3)を介して第2個と称す。)が設けられている。川は第1個に設けられた配線層、20は第2個に設けられた配線層、20は第2個中のロ型半導体案子の活性領域、23は第2個中のロ型半導体案子の活性領域、23は第2個中のロ型半導体案子の活性領域、23は第2個中のロ型半導体案子の活性領域、24はM型のウェル、16は第1個の結線版、24はM型の砂線版を示す。

との場合、第1月と第2月の間は月間配収(6)で接続されている。

[発明が解決しよりとする問題点]

従来の政治型半導体装置は、異なる形をスルーホールやコンタクトホールを介して接続して 県就度をあげているだけであり、相補型MOB 県校回路によくあるP型半導体とロ型半導体の ドレイン電磁何士、ゲート電低同士の接続、及

 ひそれらの接続と配根を効率よく実現していなかつた。

この発明は上記のような問題点に鑑み、用補型 M O B 祭録回路を簡単なブロセスで構成する ことのできる板層型半導体装置を得ることを目 的にする。

(問題点を解決するための手段)

この発明に係る積層型半導体装置は、第1層 に n 型半導体禁子を第2層に p 型半導体案子を それぞれ別々に形成し、新たに第1層と第2層 の間に金銭配線の層を設けたものである。

(作用)

この発明における横層型半導体装置は、金銭配根を活性領域などによる政党のない新たな層に設けるため、金属配根自体を細くすることができ、乗伏度をあげることができる。また、第1層と第2層とを結ぶ層間配根と金属配根とを接続することで接続距離の思い回路内配根を行うことができる。

〔実施例〕

・ンタクトをとる。

このように第1層 n型半導体条子のゲート値 極 UG と 第 3 屆 p 型 半 再 体 条 子 の グ ー ト 進 極 29 を 房間配根(6)で直接接続し、第1層n型半導体祭 子のドレイン 道極 (12a) と第2 暦 p 型半導体素 子のドレイン缸伍 (28a) を周間配象 (8a)で接続 することで簡単に 相補型 M O B インパータを概 成できる。また同様に、ゲート電極(15b)と(25 b)を 層間配 級 (6 b) で 接続 し、 ドレイン 健極 (12c)と(28c)を闷間配限(8c)で接続することで 相補型VOBインパータを構成できる。そして 前記沿間配線 (8a)と(8c) を新しい間の金属配線 (4a)で接続すると、短かい追離で 2 つの衆子を 接続することができる。この場合、第1屆1型 半導体器子のソース電板02は接地されており、 第 2 16 p 型半導体素子のソース電板 20 には電顔 住圧が加えられているとする。

上記实施例では、相補型MOBインバータについて述べたが、相補型MOBNANDゲート、NORゲート、及び複合ゲートにおいても、

以下、との発明の一実施例を図に従つて説明 する。第1図はこの発明の一実施例になる政治 型半導体装置の断面構造を示したものである。 図中(4a)~(4c)が、金銭配線である。

との実施例では、まず通常の NOBデバイス のプロセスで、 n 型の M O B 集積層 (1a)を形成 し、絶縁解(3)を、例えばシリコン酸化災等で形 成する。次に通常のプロセスで2層の金属配線 をほどこし、その後同様にしてもり一度絶縁層 16)を形成する。次にp型の M O S 集改層 (2a)を 形成するため、絶縁層 61の上に単結崩シリコン 磨を形成し、ととに通常の M O B デバイスのブ ロセスて p 型の M O B 獎積 B (2a)を形成する。 次に反応性イオンエッチング等によつて層(28) から暦 (1e)に達するコンタクトホールをあけ、 アルミニウム、脳磁点金銭シリサイドなどをス パッタ法あるいはCVD歩等でコンタクトホー ルを埋め込み、 屈間配線 (6)(8a)(8b)(8c)を完 了する。とのとき必要に応じて、上記コンタク トホールによつて金属配線 (4a)(4b)(4c)とのコ

伺贷、もるいはより以上に効果を終する。

とれは逆であつてもかまわない。

また上記実施例では、金属配根層の金属配根は 8 層であつたが、それは何層でもかまわない。また、必要であれば第 2 層 p 型半導体集積回路 層 表面上に金属配根をつけたしてもかまわないまた、上記実施例では、第 1 層 に n 型半導体 架子、第 2 層に p 型半導体架子を形成したが、

〔発明の効果〕

以上のようにこの発明によれば、相補型 M 0 8 集積回路を構成するのに、従来各層で3 種類(p型とn型)の半球体架子を形成していたブロセス工程を各層で1種類と少なくすることができるし、各層での金額配線を新しい層でまどめて行うことができるので、従来の積層型半導体接置よりも大幅に簡単なブロセス工程で相補型 M 0 8 集団路をつくることができる。

また、金属配限を活性領域などによる段差が ない折しい的に形成するため、金属配限を細く することができ係段遅も上げることができる。

さらに、p型半導体繋子とn型半導体器子を 絶級層や金属配線層で分離しているため、相補 型MOS埃役回路に特有なラッチアップ規象を 起こすことがなくなる。


4. 凶面の簡単な説明

第1図はこの発明の一実施別による積層型半 導体装置を示す断面図、第2図は従来の税料型 半導体装置を示す断面図である。

図において、川は第1の半導体集積回路層、 (2) は第2の半導体集積回路層、(3)、(4) は絶縁層 、(6) は金属配線層、(6) は腎間配線、120 は n 型 半導体の活性領域、国際は中型半導体祭子の活 性領域、1828はゲート電極、14は M 型のウエル である。

なお、凶中、同一符号は同一、または相当部 分を示す。

代理人



Z C1 铽

· 特願昭 61-199781号 1. 事件の表示

半導体装置 2. 発明の名称

3. 補正をする者

事件との関係 特許出願人

東京都千代田区丸の内二丁目2番3号 住 所

(601) 三菱電機株式会社

代表者 志 岐 守 哉

4.代理人

住 所 東京都千代田区丸の内二丁目2番3号

三菱電機株式会社内

(7375) 弁理士 大 岩 增 雄

(連絡先03(213)3421特許部)



明細杏の発明の詳細な説明、図面の簡単な説明の協






6. 荷正の内容

(1)図面中、第1図を別紙のとおり訂正する。

(2)明細書をつぎのとおり訂正する。

		うさんとおうが正さる。	
ページ	行	打正前	訂正後
2	1 1	M型のウェル	n型のウェル
6	1 4	金属配線を新しい層で	金属配線を形成するプロ
			セス工程を新しい層で
7	18	M型のウェル	n型のウェル
7	1 0	(3)、(4)は絶縁層	(3)、(6)は絶縁履
7	11	(5)は金属配線層	(4)は金属配線剂
	i		
		,	
	:		
	i		
1			`



1:第1の半導体集積回路滑 2:第2の半導体集積回路省

3.5: 絕級百

6:石附紅線 4:全局配線質 12:几型半導体系子の活性領域 23:P型半導体系子の治性領域

15.25:ケートを極 21:第2厘の配線